几十年来，基于硅的晶体管制造技术的改进降低(dī)了成本，并提高了计算飛男的能效。但是，随着封装在集成电路中的晶体管数量的增加，似乎并没有以历鄉答史速度提高能源效率，这种趋势可能已接近尾声。碳纳米管场效应場愛晶体管(CNFET)比硅场效应晶体管具有更高的能源效率，可山房用于构建新型的性能更优异的三维微处理器(qì)，是用于有生開(kāi)发节能计算的有前途的纳米技术。但是迄今為(wèi)止，計業它們(men)大(dà)部分都存在于“手工(gōn城視g)”空间中，在学术实验室中少量制作，无法满足商业领域对CNFET高近厭密度、快速制备、低(dī)成本的需求。

然而，麻省理工(gōng)电气工(gōng)程和计算机科(kē)文時学学院助理教授Max M Shulaker带领其团队首次实制裡现了在商业半导体加工(gōng)厂中大(dà)规模、快速制备CNFET。该成店西果于近期发表于《Nature Electronics》湖費。

科(kē)学家(jiā)們(men)展示了如(rú)何利都志用商业半导体设备和与硅基半导体加工(gōng)工(g又購ōng)艺相兼容的工(gōng)艺在8寸晶圆上制吧村造CNFET。文中的CNFET是在美国的一(yī)家(jiā)商业硅爸小制造厂和一(yī)家(jiā)半导体铸造厂中制造的，在达到足够的密黃輛度、加工(gōng)速度的同時(shí)也满足他自工(gōng)厂对化学和污染物的严格要求。该研術坐究成果為(wèi)CNFET的商业化迈出重要的一(yī)步。

图1 麻省理工(gōng)的研究人员展示了利用商业半导体厂在8寸晶遠腦圆上制造的碳纳米管晶体管

图片来源：MIT News June 1, 2020

02

背景介绍

随着封装在集成电路中的晶体管数量的增加，很难再化金进一(yī)步提高基于硅的晶体管的能源效率。

CNFET比硅基晶体管的能效高一(yī)个数量级，是一(yī)种有吸引力的替畫器代技术。CNFET的性能在很大(dà)程度上取决于晶圆表面上碳纳米管(CN制近T)的数量及其取向。然而，在商业半导体加工(gōng)厂大(dà)规模快速吃喝制备CNFET是一(yī)个巨大(dà)的挑战：CNT的排列、CN林生T的密度、CNT分布的重复性、CNT分布的可控性。時弟

在实验室中构建CFNET的最有效方法之一(yī)是沉积機村纳米管，称為(wèi)孵化。如(rú)图1所示，在基板路能底部预先金(jīn)属栅极图案化，后进行高k栅极电介质沉积，然后将晶片讀笑浸入装有由悬浮在甲苯中的纯度高达≥99.99％的半导体性CNT组成的溶液槽中，多也经过一(yī)段设定的時(shí)间（“孵育時(shí)间”），然后将其取還鐘出，用溶剂喷雾冲洗并用氮气干燥。孵化方法虽然在工(gōng)业上很实用吧術，但根本无法对齐纳米管；且耗時(shí)巨長(chá光暗ng)，仅孵育時(shí)间就需要48小(x通外iǎo)時(shí)。

图2 常规实验室沉积纳米管法

图片来源：NatureElectronics 01 Ju微道ne, 2020. (Fig.1a)

CNFET的性能在很大(dà)程度上取决于沉积工(gōng)艺，这會現老(huì)影响晶圆表面上CNT的数量及其雜玩取向。CNT密度影响CNFET电路的能量效率。图樹雨3說(shuō)明了超大(dà)规模综合(VLSI)电也電路设计和分析流程，用于量化在一(yī)系列CNT車鄉密度范围内使用CNFET设计的商业级处理器(qì)的节能产暗信品(EDP)。该仿真框架使用经过实验校(xiào)准的CNFET紧凑船麗型模型，商业级工(gōng)艺设计套件(錯藍PDK)和行业标准的工(gōng)具流程，对使用CNFET设计的VLSI商文人业级处理器(qì)的总能耗和時(shí)鐘(zhōng)频率进行坐問了量化。

图4 VLSI设计和分析流程示意图

图片来源：NatureElectronics 01 June, 2020. (遠務Fig.2a)

CNT沉积过程可以用朗缪尔(Langmuir)吸附理论（该理懂家论框架描述了吸附在固体表面上的理想气体的分子(zǐ)）来了解驱动CNT慢姐沉积的潜在机理，其本质是吸附和解吸同時(shí)筆看发生的可逆抵消过程。

在本文中，作者从提高吸附速度和降低(dī)解吸速度两方面入手，实现了在商业樹照半导体加工(gōng)厂大(dà)规模快速制备高密度的CNFET。

03

创新研究

3.1

提出可以降低(dī)解吸速度的干式循环法

图2. 干式循环方法示意图

图片来源：NatureElectronics 01 June, 2她愛020. (Fig.3a)

一(yī)旦CNT在基材上干燥，其解吸速率大(dà)约為(wèi)零（也東樂就是說(shuō)，CNT被有效地“冻结”了）。图2都司展示了改进的CNT孵育方法，即“干式循环”孵育，该方法利用干燥过錯厭程降低(dī)了解吸速率，从而有利于更快的沉积。為(wèi)了进行干藍場循环孵育，将底物（与之前相同的方法制备）浸没木廠在CNT溶液中并孵育10 s（利用快速的线性沉积方案）錯哥。然后从溶液中取出底物，用溶剂喷雾冲洗并用氮气干燥。此过程（“单周期”孵育）報海重复多次。间歇干燥导致CNT沉积量急劇(jù)增加：在站冷150 s后约45个CNTs µm-1约為(場短wèi)最大(dà)平衡密度的1.5倍（在相同的CNT溶液浓度為(wèi)1μ爸路gml-1的情况下，孵育時(shí)间减少了1100倍以上）（算林通(tōng)过干循环进行的总孵育時(shí)间為(wèi)150 都但s，相对于持续48 h的单周期基线孵育而言）。电特性测试表明， CNFET电睡山性能不(bù)受干循环间隔数的影响。

3.2

提出可以提高吸附速度的ACE（通(tōng)过蒸紅劇发的人工(gōng)浓缩）法

除了降低(dī)解吸速率外，另一(yī)种方法是提高吸附速率。為(wèi)此雪紅，作者開(kāi)发了另一(yī)种改进的CNT孵育方法：通(亮開tōng)过蒸发进行人工(gōng)浓缩（ACE，图3）。与基线温育（将底事子物浸没在CNT溶液的水箱中）相反，ACE是通(tōng拍個)过在受控环境中在底物表面上沉积少量溶液笑到来实现的。随着時(shí)间的流逝，溶剂會(huì)从CN計窗T溶液中缓慢蒸发，从而人為(wèi)地将CNT的浓度增加到超过起厭鐵始浓度，并保持初始的CNT吸附速度。作者还详细研究了蒸區姐发速率与CNT均匀性的关系。ACE法对CN女樂T沉积的好(hǎo)处：在相同的起始CNT溶液浓度和处跳愛理時(shí)间的情况下，与基线培养对照相比，线性CNT密度金朋增加> 2.5倍。

图3 通(tōng)过蒸发（ACE）方法进行人工個用(gōng)浓缩的示意图

图片来源：Nature Electronics 01 J窗街une, 2020. (Fig.3b)

3.3

在半导体厂实现CNEFT在8寸晶圆上加工(gōng)森影制造

作者研发适合在商业半导体加工(gōng)厂运木新行的CNT沉积工(gōng)艺，其步骤分别是：CN鐵銀T孵育→干式循环→ACE→溶剂冲洗→氮气干燥，在8寸晶圆上新妹实现了大(dà)规模快速高质量的CNT沉积。

在晶圆级的CNT沉积之后，在整个8寸晶圆基媽友板上制造了CNFET。CNFET是在约1木長30 nm的技术节点上制造的，具有高k栅動服电介质和金(jīn)属栅叠层。作者进行了三个8寸CN道報FET晶圆级制造，都实现了CFNET以144市睡00 x 14400阵列分布，重复性好(hǎo)。

為(wèi)了表征CNFET，作者测量了分布在整个8寸晶片上的48那數00个单独的CNFET，并重复了这些测量。测量结果显示，这些CNFET的平又文均阈值电压為(wèi)-416 mV，标准偏差為(wèi)64 mV，平均開們年(kāi)关比> 4000，平均SS為(wèi)109 mV dec友畫-1，并且在平均断态电流<10nA µm-1美兵的情况下，平均驱动电流>23 µA µm-1。

03

创新研究

作者报道了在商用硅制造设施中制造CNFE放說T的过程，实现了8寸晶圆的晶圆级均匀性和可重复性。開(kāi)发了干式循环煙得法和ACE法，显着提高了CNT沉积速率和CNT密度。此外，研能藍究结果表明，通(tōng)过孵育沉积的CNT可以满足制造与硅CMOS兼紙厭容的高性能CNFET技术的要求。

碳纳米管场效应晶体管CNFET比硅场效应晶体管具有更高的能源效率，可用于兵歌构建新型的三维微处理器(qì)。与在约450℃~500℃白都的温度下制造的硅基晶体管不(bù)同，CNFET还可在接近室温的温靜飛度下制造。Shulaker說(shuō)：“这意味着可以在先前制樂裡造的电路层之上直接构建电路层，以创建三维芯片。”未来将在工(gō草算ng)业环境中利用CNFET构建不(bù)同类型的集成电路，并外生探索3D芯片可以提供的一(yī)些新功能。