几十年来，基于硅的晶体管制造技术的改进降低(dī呢行)了成本，并提高了计算的能效。但是，随着封装在民還集成电路中的晶体管数量的增加，似乎并没有以历著裡史速度提高能源效率，这种趋势可能已接近尾声。碳纳行下米管场效应晶体管(CNFET)比硅场效应晶体管事機具有更高的能源效率，可用于构建新型的性能更优异的三维微处理器(qì)，是用見北于開(kāi)发节能计算的有前途的纳米技劇場术。但是迄今為(wèi)止，它們(men)大(dà)頻購部分都存在于“手工(gōng)”空间中，在学术实验室中少量制作，无法满足商业師務领域对CNFET高密度、快速制备、低(dī都跳)成本的需求。

然而，麻省理工(gōng)电气工(gōng)程和计算机務分科(kē)学学院助理教授Max M Shulaker带领其团队首次实现了在分又商业半导体加工(gōng)厂中大(dà)规模、快速制备CNFET。该成果于近期身少发表于《Nature Electronics》。

科(kē)学家(jiā)們(men)展示了如(rú)何利用商业半导体设备東農和与硅基半导体加工(gōng)工(gōng)艺相兼容的工(gōng)艺在8坐能寸晶圆上制造CNFET。文中的CNFET是在美国的一(yī)家(jiā)商近紅业硅制造厂和一(yī)家(jiā)半导体哥能铸造厂中制造的，在达到足够的密度、加工(店窗gōng)速度的同時(shí)也满足工(如問gōng)厂对化学和污染物的严格要求。该研究們章成果為(wèi)CNFET的商业化迈出重要的一(聽費yī)步。

图1 麻省理工(gōng)的研究人员展示了利用商业半导体厂在8寸晶圆上制造的碳是拿纳米管晶体管

图片来源：MIT News June 1, 2020

02

背景介绍

随着封装在集成电路中的晶体管数量的增加，很难再进一(yī)步提高基懂業于硅的晶体管的能源效率。

CNFET比硅基晶体管的能效高一(yī)个数量级，是一(yī)种有吸引力的替代村車技术。CNFET的性能在很大(dà)程度上取决于晶圆表面上碳纳米管(CNT少錢)的数量及其取向。然而，在商业半导体加工(g外快ōng)厂大(dà)规模快速制备CNFET是一(yī)个巨大(dà)的挑战笑車：CNT的排列、CNT的密度、CNT分布的重复性、CNT分布的可控性。

在实验室中构建CFNET的最有效方法之一(yī)是沉积纳米管，称為(w黃黃èi)孵化。如(rú)图1所示，在基板底部预先金電畫(jīn)属栅极图案化，后进行高k栅极电介质沉积，然后将晶片浸入離近装有由悬浮在甲苯中的纯度高达≥99.99子音％的半导体性CNT组成的溶液槽中，经过一(yī)段设定光城的時(shí)间（“孵育時(shí)间”），然后将其校放取出，用溶剂喷雾冲洗并用氮气干燥。孵化方法虽然紅內在工(gōng)业上很实用，但根本无法对齐腦他纳米管；且耗時(shí)巨長(cháng)，仅孵醫舊育時(shí)间就需要48小(xiǎo)時自相(shí)。

图2 常规实验室沉积纳米管法

图片来源：NatureElectronics 01 Ju亮用ne, 2020. (Fig.1a)

CNFET的性能在很大(dà)程度上取决師個于沉积工(gōng)艺，这會(huì)影响晶慢低圆表面上CNT的数量及其取向。CNT密度影响CNFE得村T电路的能量效率。图3說(shuō)明了超大(dà)规模综合(VLSI鐘件)电路设计和分析流程，用于量化在一(yī)系列筆人CNT密度范围内使用CNFET设计的商业级愛現处理器(qì)的节能产品(EDP)。该仿真框架使用经过实验畫下校(xiào)准的CNFET紧凑型模型，商业级工(gō吧黑ng)艺设计套件(PDK)和行业标准的工(妹亮gōng)具流程，对使用CNFET设计的VLSI商业级处雨西理器(qì)的总能耗和時(shí)鐘(zhōng)频率进行了量化。

图4 VLSI设计和分析流程示意图

图片来源：NatureElectronics 01 June, 2懂聽020. (Fig.2a)

CNT沉积过程可以用朗缪尔(Langmu志笑ir)吸附理论（该理论框架描述了吸附在固体表面上的理想气体的分紅老子(zǐ)）来了解驱动CNT沉积的潜在机理，其本质是吸內有附和解吸同時(shí)发生的可逆抵消过程。

在本文中，作者从提高吸附速度和降低(dī)解吸速度两方面入手，实现了在商业志高半导体加工(gōng)厂大(dà)规模快速制备高密度的CNFET。

03

创新研究

3.1

提出可以降低(dī)解吸速度的干式循环法

图2. 干式循环方法示意图

图片来源：NatureElectronics 01 June, 少著2020. (Fig.3a)

一(yī)旦CNT在基材上干燥，其解吸速算到率大(dà)约為(wèi)零（也就是說(shuō)，CNT被有效地“冻機著结”了）。图2展示了改进的CNT孵育方法，即“干自數式循环”孵育，该方法利用干燥过程降低(dī)了解吸速率，从而有利于冷鐘更快的沉积。為(wèi)了进行干循环孵育，将底物（与之前相同的方法制备）浸没在資東CNT溶液中并孵育10 s（利用快速的线性沉积方案）。然后从溶液中取出底物，用開做溶剂喷雾冲洗并用氮气干燥。此过程（“单周期”孵育）重复多次。開又间歇干燥导致CNT沉积量急劇(jù)增加：在150 s后约45个門近CNTs µm-1约為(wèi)最大(dà)平衡頻慢密度的1.5倍（在相同的CNT溶液浓度為(wèi)1μgml-1的我爸情况下，孵育時(shí)间减少了1100倍以上）（通(tōng)过朋報干循环进行的总孵育時(shí)间為(wèi)150 s，相对于持续48 h的单謝聽周期基线孵育而言）。电特性测试表明， CNFET电性能不(bù)受干循环風黃间隔数的影响。

3.2

提出可以提高吸附速度的ACE（通(tōng)过蒸发的人工(gōng)浓缩）法

除了降低(dī)解吸速率外，另一(yī)种方法是提高吸附速率。事線為(wèi)此，作者開(kāi)发了另一(yī)种改进的CNT孵育方法：對雪通(tōng)过蒸发进行人工(gōng)浓缩（A去舞CE，图3）。与基线温育（将底物浸没在CNT溶液的水箱中）相反，弟錢ACE是通(tōng)过在受控环境中在底物表面上沉积少量溶液来实现的。随着時(身哥shí)间的流逝，溶剂會(huì)从CNT溶液中麗問缓慢蒸发，从而人為(wèi)地将CNT的浓度增加到超过起始浓綠購度，并保持初始的CNT吸附速度。作者还详细研究了蒸发中一速率与CNT均匀性的关系。ACE法对CNT爸短沉积的好(hǎo)处：在相同的起始CNT溶液浓度和处理時(sh煙放í)间的情况下，与基线培养对照相比，线性CNT密度增遠還加> 2.5倍。

图3 通(tōng)过蒸发（ACE）方法进雪器行人工(gōng)浓缩的示意图

图片来源：Nature Electronics 01 June,生朋 2020. (Fig.3b)

3.3

在半导体厂实现CNEFT在8寸晶圆上加工裡路(gōng)制造

作者研发适合在商业半导体加工(gōng)厂运行的CNT沉积工(gōng)那離艺，其步骤分别是：CNT孵育→干式循环→ACE→朋但溶剂冲洗→氮气干燥，在8寸晶圆上实现了大(dà)规模謝習快速高质量的CNT沉积。

在晶圆级的CNT沉积之后，在整个8寸晶圆基歌讀板上制造了CNFET。CNFET是在约130 nm的見為技术节点上制造的，具有高k栅电介质和金(jīn)属栅叠层水個。作者进行了三个8寸CNFET晶圆级制造，都实现了CFNET以14多司400 x 14400阵列分布，重复性好(hǎo)。

為(wèi)了表征CNFET，作者测量了分布在整个8寸晶片上的4800个信姐单独的CNFET，并重复了这些测量。测量结果显又車示，这些CNFET的平均阈值电压為(wèi)-416 mV，标坐亮准偏差為(wèi)64 mV，平均開(kāi)关比> 坐制4000，平均SS為(wèi)109 mV冷離 dec-1，并且在平均断态电流<10nA µm-1的情况下，平均驱些錢动电流>23 µA µm-1。

03

创新研究

作者报道了在商用硅制造设施中制造CNFET的过程，实现藍還了8寸晶圆的晶圆级均匀性和可重复性。開(工理kāi)发了干式循环法和ACE法，显着提高了CNT沉黃歌积速率和CNT密度。此外，研究结果表明，通(tōng)过孵育沉积的CNT可煙男以满足制造与硅CMOS兼容的高性能CNFET技术的要求。

碳纳米管场效应晶体管CNFET比硅场效应晶体管具有更高的能源效率，可用長高于构建新型的三维微处理器(qì)。与在约450℃~500℃的温度下制習舞造的硅基晶体管不(bù)同，CNFET还可在接近室温的温度下制造司秒。Shulaker說(shuō)：“这意味着可以在短鐵先前制造的电路层之上直接构建电路层，以创建三维芯片。”未来将在技讀工(gōng)业环境中利用CNFET构建不(bù)同类型的藍我集成电路，并探索3D芯片可以提供的一(yī)些新功能。